由于 trendforge.devlive.top 访问受限，请切换到 trendforge.devlive.org 域名
adam-maj/tiny-gpu
项目介绍
一个用Verilog编写的极简GPU设计，用于从零开始学习GPU工作原理
A minimal GPU design in Verilog to learn how GPUs work from the ground up
智能解读
智能标签
使用场景
项目健康度
距上次更新 809 天
平台 Star TOP 5% · Forks 1,270
本周 +31 ⭐ · 本月 +166 ⭐
3 位贡献者 · 0 条平台评论
缺少 3 项内容
2 项改进建议
- 活跃度：项目已超过 809 天未更新，可能处于低维护状态
- 社区：贡献者较少，可通过完善文档和社区运营吸引更多参与者
项目信息
赞赏支持
如果本站对你有帮助，欢迎打赏支持
微信
支付宝
Widget 徽章
相关项目推荐
verilator/verilator
Verilator开源SystemVerilog模拟器与代码检查系统
lowRISC/opentitan
OpenTitan：开源硅基可信根
lowRISC/ibex
Ibex是一款小型32位RISC-V CPU内核，前身为zero-riscy
pulp-platform/axi
用于高性能片上通信的AXI SystemVerilog可综合IP模块与验证框架。
aws/aws-fpga
AWS EC2 FPGA硬件与软件开发工具包的官方代码库
openhwfoundation/cv32e40p
CV32E40P is an in-order 4-stage RISC-V RV32IMFCXpulp CPU based on RI5CY from PULP-Platform
加载评论中...