由于 trendforge.devlive.top 访问受限，请切换到 trendforge.devlive.org 域名

项目介绍快速开始学习路径贡献者 271 增长趋势 Commit 历史代码统计生态关系项目时间线项目竞品依赖分析上榜历史

verilator/verilator

SystemVerilog 活跃

637

最后更新2026-08-04

3.8k

870

项目介绍

Verilator开源SystemVerilog模拟器与代码检查系统

Verilator open-source SystemVerilog simulator and lint system

智能解读

点击生成更详细的项目介绍

正在分析项目...

原始标签

compilers cpp rtl system-verilog systemc verilator verilog verilog-simulator

智能标签

生成技术栈、用途、特征、受众等多维度标签

使用场景

了解这个项目能帮你解决什么问题

项目健康度

79/100

良好

活跃度 23/23

距上次更新 1 天

人气 23/25

平台 Star TOP 10% · Forks 870

增长 14/25

本周 +33 ⭐ · 本月 +89 ⭐

社区 14/17

271 位贡献者 · 0 条平台评论

文档 5/10

缺少 3 项内容

在 GitHub 上查看

项目信息

作者 verilator

来源 GitHub

周期每日

仓库ID verilator/verilator

最新提交 2026-08-04 17:27:08

第一收录 2026-08-05 08:01:08

最后更新 2026-08-05 08:01:16

赞赏支持

如果本站对你有帮助，欢迎打赏支持

微信

支付宝

Widget 徽章

预览

Markdown

HTML

登录后发表评论

加载评论中...

相关项目推荐

adam-maj/tiny-gpu

一个用Verilog编写的极简GPU设计，用于从零开始学习GPU工作原理

12k SystemVerilog

lowRISC/opentitan

OpenTitan：开源硅基可信根

3.6k SystemVerilog

lowRISC/ibex

Ibex是一款小型32位RISC-V CPU内核，前身为zero-riscy

2k SystemVerilog

aws/aws-fpga

AWS EC2 FPGA硬件与软件开发工具包的官方代码库

1.7k SystemVerilog

pulp-platform/axi

用于高性能片上通信的AXI SystemVerilog可综合IP模块与验证框架。

1.6k SystemVerilog

hughperkins/VeriGPU

基于RISC-V指令集架构的开源GPU设计，采用Verilog实现

1.3k SystemVerilog