由于 trendforge.devlive.top 访问受限，请切换到 trendforge.devlive.org 域名

hdl

话题找到数量

logisim-evolution/logisim-evolution

Java

数字逻辑设计工具与模拟器

circuit circuits digital-circuit
logisim-evolution
logisim-evolution 开发者
7.9k
1.1k
1.6k
+8
排名 #11
11月4日
查看详情

SpinalHDL/VexRiscv

Assembly

一种对FPGA友好的32位RISC-V CPU实现

cpu fpga riscv
SpinalHDL
SpinalHDL 开发者
3.3k
517
1.7k
+1
排名 #8
9月26日
查看详情

openhwfoundation/cva6

Assembly

CORE-V CVA6 是一款高度可配置的 6 级 RISC-V 内核，适用于应用程序和嵌入式应用程序。应用程序类配置能够启动 Linux。

ariane asic cpu
openhwfoundation
openhwfoundation 开发者
3.2k
1k
1.2k
+16
排名 #8
11月1日
查看详情

openhwgroup/cva6

Assembly

CORE-V CVA6是高度可配置的6级RISC-V处理器核心，适用于应用级和嵌入式场景，应用级配置支持启动Linux

ariane asic cpu
openhwgroup
openhwgroup 开发者
3.1k
1k
2k
+2
排名 #7
9月11日
查看详情

ps2homebrew/Open-PS2-Loader

C

索尼 PlayStation 2 游戏与应用加载器

hdloader open-ps2-loader opl
ps2homebrew
ps2homebrew 开发者
3k
419
1.4k
+1
排名 #19
7月29日
查看详情

SpinalHDL/SpinalHDL

Scala

基于Scala的硬件描述语言

fpga rtl scala
SpinalHDL
SpinalHDL 开发者
2.1k
396
1.4k
排名 #16
10月6日
查看详情

clash-lang/clash-compiler

Haskell

Haskell到VHDL/Verilog/SystemVerilog编译器

asic fpga hardware-description-language
clash-lang
clash-lang 开发者
1.6k
171
1.3k
+2
排名 #3
11月1日
查看详情

hdl-util/hdmi

SystemVerilog

在FPGA上通过HDMI传输视频/音频

altera audio dvi
hdl-util
hdl-util 开发者
1.3k
135
1.3k
+2
排名 #4
3月15日
查看详情

intel/rohd

Dart

ROHD框架是基于Dart编程语言的硬件描述与验证框架

framework hardware hardware-design
intel
intel 开发者
484
83
1.4k
排名 #9
6月27日
查看详情

chipsalliance/sv-tests

SystemVerilog

用于检查是否符合SystemVerilog标准的测试套件。

compliance-testing hdl rtl
chipsalliance
chipsalliance 开发者
378
95
1.4k
排名 #9
6月13日
查看详情

pulp-platform/axi_mem_if

SystemVerilog

简易单端口AXI存储器接口

asic axi fpga
pulp-platform
pulp-platform 开发者
50
29
1.4k
排名 #3
7月19日
查看详情
助手