由于 trendforge.devlive.top 访问受限，请切换到 trendforge.devlive.org 域名

每日 每周 每月
2026-08-09
返回报告
🏷️

#rtl 每周趋势报告

📅 2026-08-09
📊 4 个项目

🔥 #rtl 每周热门项目

verilator/verilator

SystemVerilog

Verilator开源SystemVerilog模拟器与代码检查系统

compilers cpp rtl
verilator
verilator 开发者
3.8k
872
701
+24
排名 #1
8月9日
查看详情

chipsalliance/chisel

Scala

Chisel：一种现代硬件设计语言

chip-generator chisel chisel3
chipsalliance
chipsalliance 开发者
4.8k
657
848
+12
排名 #4
8月9日
查看详情

pulp-platform/axi

SystemVerilog

用于高性能片上通信的AXI SystemVerilog可综合IP模块与验证框架。

asic axi axi4
pulp-platform
pulp-platform 开发者
1.6k
364
755
+8
排名 #6
8月9日
查看详情

ucb-bar/chipyard

Scala

一个敏捷的RISC-V SoC设计框架，包含顺序执行内核、乱序执行内核、加速器等组件

accelerators boom chip-generator
ucb-bar
ucb-bar 开发者
2.4k
897
846
+7
排名 #20
8月9日
查看详情

📊 数据统计

4 个热门项目
2026-08-09 数据日期

🔥 TrendForge - 追踪开源项目热度，发现技术趋势

助手